晶圆代工龙头台积电针对先进封装打造的晶圆级系统整合技术（WLSI）平台，透过导线互连间距密度和系统尺寸上持续升级，发展出创新的晶圆级封装技术系统整合芯片（TSMC-SoIC），除了延续及整合现有整合型扇出（InFO）及基板上晶圆上芯片封装（CoWoS）技术，提供延续摩尔定律机会，并且在系统单芯片（SoC）效能上取得显著的突破。
台积电说明，因为拥有最先进制程的晶圆或芯片，以及混合匹配的前段3D和后段3D系统整合，客户可以利用台积电独特的从晶圆到封装的整合式服务，来打造具差异化的产品。

台积电打造以3D IC为架构的TSMC-SoIC先进晶圆级封装技术，能将多个小芯片（Chiplet）整合成一个面积更小与轮廓更薄的SoC，透过此项技术，7奈米、5奈米、甚至3奈米的先进SoC能够与多阶层、多功能芯片整合，可实现高速、高带宽、低功耗、高间距密度、最小占用空间的异质3D IC产品。
有别于传统的封装技术，TSMC-SoIC是以关键的铜到铜接合结构，搭配直通硅晶穿孔（TSV）以实现最先进的3D IC技术。目前台积电已完成TSMC-SoIC制程认证，开发出微米级接合间距（bonding pitch）制程，并获得极高的电性良率与可靠度数据，展现了台积电已准备就绪，具备为任何潜在客户用TSMC-SoIC生产的能力。台积电强调，TSMC-SoIC技术不仅提供延续摩尔定律的机会，并且在SoC效能上取得显著的突破。
台积电持续加强硅中介层（Si Interposer）与CoWoS布局，以因应人工智能及高效能运算市场快速成长。台积电第四代CoWoS技术已可容纳单个全光罩（full-reticle）尺寸的SoC和多达6个3D高带宽内存（HBM）堆叠，第五代CoWoS与博通等客户合作推出2倍光罩尺寸，并将小芯片、SoIC、HBM3等新芯片结构整合。
台积电已完成第五代InFO_PoP（整合型扇出层叠封装）及第二代InFO_oS（整合型扇出暨基板封装）技术并通过认证，支援行动应用和HPC应用。台积电亦开发出新世代整合式被动元件技术（IPD），提供高密度电容器和低有效串联电感（ESL）以增强电性，并已通过InFO_PoP认证。AI与5G行动应用将受惠于强化的InFO_PoP技术，新世代IPD预计于今年开始进入大量生产。（新闻来源：工商时报─记者涂志豪／台北报导）