瞄准5G、AI市场 台积电推5奈米设计架构平台（记者洪友芳摄）
台积电今宣布，在开放创新平台（OIP）之下推出5奈米设计架构的完整版本，协助客户实现支援下一世代先进行动及高效能运算应用产品的5奈米系统单芯片设计，目标锁定具有高成长性的5G与AI（人工智能）市场。
台积电表示，该公司5奈米制程已进入试产阶段，能够提供芯片设计业者全新等级的效能及功耗最佳化解决方案，支援下一世代的高阶行动及高效能运算应用产品。相较公司的7奈米制程，5奈米创新的微缩功能在ARM® Cortex®-A72的核心上能够提供1.8倍的逻辑密度，速度增快15%，在此制程架构之下，也产生出优异的SRAM及类比面积缩减。
此外，台积电认为，5奈米制程享有极紫外光微影技术所提供的制程简化效益，同时，也在良率学习上展现卓越的进展，相较于台积电前几代制程，在相同对应的阶段，5奈米达到最佳的技术成熟度。台积电的5奈米设计架构包括5奈米设计规则手册、SPICE模型、制程设计套件以及通过硅晶验证的基础与界面硅智财，并且全面支援通过验证的电子设计自动化工具及设计流程。
台积电研发与技术发展副总经理侯永清表示，台积电5奈米技术能够提供客户业界最先进的逻辑制程，协助他们解决人工智能及5G所带动对于更多运算能力的需求。在5奈米世代，设计与制程需要密切的共同最佳化，因此，台积电与设计生态系统伙伴紧密的合作，以确保在客户需要时能够提供经由验证的硅智财组合与电子设计自动化工具。希望协助客户在首次投片即获得成功，并且加速产品上市的时间。
